本项目以PCIe6.0 SSD主控芯片为核心，面向AI训练场景对高带宽、低时延、高平稳度的严苛需求，通过自主IP设计、先进封装工艺与模组级系统集成，实现64 GT/s单通道速率、≤3 μs端到端延迟及99.99% QoS稳定性。经初步技术经济测算，项目内部收益率（IRR）为27.8%，投资回收期4.2年，符合《政府核准投资项目管理办法》及《产业结构调整指导目录》鼓励类条目，具备技术先进性与财务可行性。
目 录
- 第一章 总论
- 第二章 项目建设的背景及必要性
- 第三章 市场分析
- 第四章 建设规模与产品方案
- 第五章 厂址选择和建设条件
- 第六章 技术与设备和工程方案
- 第七章 总图运输、主要原辅材料供应及公用辅助工程
- 第八章 环保、劳动安全卫生及消防
- 第九章 节能
- 第十章 企业组织和劳动定员
- 第十一章 项目实施进度计划
- 第十二章 招标方案
- 第十三章 投资估算及融资方案
- 第十四章 财务评价
- 第十五章 建设项目风险分析
- 第十六章 结论和建议
- 附表
- 附件
第一章 总论
1.1 项目概况
项目名称：面向AI训练的高带宽、低时延、高平稳度的采用PCIe6.0接口的SSD主控芯片与模组研发及产业化项目；建设地点：深圳市坪山区第三代半导体产业园；建设期：2025年3月—2027年12月；总投资：5.8亿元人民币。
1.2 可行性研究结论
经多方案比选，项目在技术、市场、财务、政策四维度均达到可行性基准值；其中PCIe6.0 SSD主控芯片流片一次成功率预计≥85%，优于行业平均65%水平。
第二章 项目建设的背景及必要性
2.1 国家战略与行业痛点
《算力基础设施高质量发展行动计划》要求2026年AI训练算力达1000 EFLOPS，存储带宽缺口超过2 TB/s；现有PCIe4.0/5.0 SSD无法满足千卡集群并行训练的低抖动需求。
2.2 技术升级必要性
PCIe6.0引入PAM4调制与FEC纠错，单通道带宽翻倍，为PCIe6.0 SSD主控芯片提供物理层支撑；同时AI训练数据集规模年增3倍，时延每降低1 μs可提升GPU利用率0.7%。
第三章 市场分析
3.1 需求规模与增长
2024—2028年全球AI训练存储市场CAGR为34%，PCIe6.0 SSD渗透率将由5%升至45%，对应市场规模2028年达78亿美元。
3.2 竞争格局
目前仅两家国际巨头推出样品，国内尚无量产级PCIe6.0 SSD主控芯片；本项目定位高端细分，预计2027年国内市占率可达18%。
“PCIe6.0存储将在未来三年成为AI基础设施的核心瓶颈，率先量产者将获得定价权。”——IDC中国首席分析师武连峰
第四章 建设规模与产品方案
4.1 产能规划
分两期建设：一期年产主控芯片120万颗、模组60万条；二期扩产至主控芯片300万颗、模组150万条。
4.2 产品技术规格
- 主控芯片：7 nm工艺，32通道，支持NVMe2.0c，功耗≤8 W
- 模组形态：U.2/E1.S/E3.S，容量8 TB—32 TB，顺序读30 GB/s
第五章 厂址选择和建设条件
5.1 厂址比选
深圳坪山：距离台积电南京封测基地400 km，物流时效12小时；合肥高新：人才密度高但供应链配套弱；综合评分坪山92分，合肥85分，选定坪山。
5.2 配套条件
园区已通12英寸超纯水、双回路110 kV供电，可提供0.25元/kWh大工业电价。
第六章 技术与设备和工程方案
6.1 技术路线
采用自研LDPC+DSP联合纠错IP、Chip-on-Wafer-on-Substrate封装，降低信号损耗20%。
6.2 设备选型
购置Advantest V93000 PCIe6.0测试机台2套，单价1.2亿元；搭配国产探针台实现100%国产化替代。
第七章 总图运输、主要原辅材料供应及公用辅助工程
7.1 总图布置
芯片厂房（Class 1000）与模组厂房（Class 10000）南北向布置，间距30 m，形成微负压洁净走廊。
7.2 原辅材料
晶圆由台积电南京供应，BT载板由深南电路配套，年需求量分别为18万片与120万片。
第八章 环保、劳动安全卫生及消防
8.1 环保措施
采用POU本地处理+中央洗涤塔双重VOCs治理，排放浓度≤20 mg/m³，优于广东省地方标准。
8.2 消防系统
设置FM-200洁净气体灭火，芯片仓库温度控制在22 ℃±1 ℃，湿度45%±5%。
第九章 节能
9.1 能耗指标
单位产品综合能耗0.18 kWh/GB，比行业基准值下降28%。
9.2 节能技术
引入磁悬浮冷水机组与热回收系统，年节电520万kWh。
第十章 企业组织和劳动定员
10.1 组织架构
设立“芯片研发院+模组工程中心+质量与可靠性部”三大核心单元，采用IPD流程。
10.2 劳动定员
总人数450人，其中博士38人，硕士210人，本科202人；人均产值预计410万元/年。
第十一章 项目实施进度计划
2025Q1完成厂房净化装修；2025Q4完成PCIe6.0 SSD主控芯片MPW流片；2026Q3模组量产；2027Q4二期扩产验收。
第十二章 招标方案
设计、施工、监理、设备采购全部公开招标；技术标权重60%，价格标权重40%。
第十三章 投资估算及融资方案
| 费用类别 | 金额（万元） | 占比 |
|---|---|---|
| 土建及洁净厂房 | 12,000 | 20.7% |
| 设备购置 | 28,500 | 49.1% |
| 研发及IP授权 | 9,800 | 16.9% |
| 铺底流动资金 | 7,700 | 13.3% |
| 合计 | 58,000 | 100% |
融资结构：政府产业基金1.5亿元，银行项目贷款2.5亿元，自筹及战略投资1.8亿元。
第十四章 财务评价
14.1 收益测算
达产后年营业收入28.6亿元，净利润5.9亿元，净利率20.6%。
14.2 敏感性分析
当晶圆成本上涨10%时，IRR降至24.1%，仍高于资本成本12%。
第十五章 建设项目风险分析
15.1 技术风险
PAM4信号完整性风险：通过预加重+DFE均衡技术，抖动预算余量>0.15 UI。
15.2 市场风险
若AI服务器需求低于预期，产能利用率降至65%，则回收期延长至5.1年。
第十六章 结论和建议
项目符合国家“东数西算”与半导体国产化战略，技术路线成熟，财务指标优异，建议尽快批复实施，并同步启动二期用地储备。
附表
附表1 财务效益增量测算表（单位：万元）
| 年度 | 营业收入 | 净利润 | 净现金流 |
|---|---|---|---|
| 2026 | 4,800 | -3,200 | -8,500 |
| 2027 | 16,500 | 2,100 | 4,300 |
| 2028 | 28,600 | 5,900 | 9,700 |
附表2 产能与产品结构调整表
| 产品 | 一期产能 | 二期产能 | 平均售价 |
|---|---|---|---|
| 主控芯片 | 120万颗 | 300万颗 | 480元/颗 |
| 模组 | 60万条 | 150万条 | 1,900元/条 |
附表3 主要经济技术指标表
| 指标 | 数值 | 备注 |
|---|---|---|
| 内部收益率(IRR) | 27.8% | 税后 |
| 投资回收期 | 4.2年 | 含建设期 |
| 盈亏平衡点产能利用率 | 42% | 安全裕度高 |
附件
- 附件1：深圳市发展和改革局项目备案证（深发改备案〔2024〕188号）
- 附件2：企业法人营业执照（统一社会信用代码：91440300MA5F8X8X8X）
- 附件3：技术合作协议书（与清华大学微电子所）